在许多科学研究和工业控制中，常常需要对高速变化的信号进行采集与分析,并且在很多领域对数据采集系统的精度要求还非常高。因此，设计一个好的高速高精度采集系统尤为重要。传统的数据采集系统中，A/D的控制和数据的转存通常通过PC机来完成，数据采集需要经过A/D转换，系统很大部分需要靠人工监控来完成,不仅耗费大量的人力物力，而且数据采集效率也很一般。
　随着微电子技术的迅速发展，FPGA和CPLD以其高集成度、高灵活性等特点被广泛应用在数据采集存储测试系统中。随着嵌入式技术的发展，以简单的单片机为核心的采集系统已逐渐不能满足各种应用需求，而以32位嵌入式微处理器为核心的ARM系列在数字消费品、成像设备、工业控制、存储设备和网路设备等方面应用广泛。本文给出了以ARM微处理器为核心的系统设计，利用高速A/D转换和大容量的数据存储器，实现较长时间的连续采集。
1 工作原理与总体结构设计
    系统的基本结构如图1所示，本文系统中采用ARM9核心板作为数据采集控制核心，由它来产生A/D转换器的各种控制信号、缓存器的读写时序、基本的信号处理和对外接口时序等。核心板的内核是32 bit ARM920T，主频达到400 MHz。同时具有64 MB Flash及64 MB SDRAM外部存储器。它的系统时钟是由内部PLL产生的400 MHz CPU内核工作频率，同时该核心板还具有网络接口和USB接口，可实现数据的传输和保存。

    雷电产生时，传感器分别接收到高速变化的快、慢电场信号，然后经过前端调理电路的放大、滤波等形成稳定的差分模拟信号送入高速A/D转换器中。A/D转换器采用ADI公司的14位双通道模数转换器芯片AD9248。其采样速度可以达到20 MS/s，可以提供与单通道A/D转换器同样优异的动态性能, 但是比使用2个单通道A/D 转换器具有更好的抗串扰性能。AD9248通过连接在ARM9上的触发器的触发信号开始工作，同时，AD9248的数据总线与缓存器FIFO的数据总线以及ARM的数据端口是连在一起的，这样ARM可以灵活地处理A/D转换器的采样输出数据。
    在进行多站同步采样时，准确地记录数据发生的时间成为采样过程中的关键。本系统在设计中加入GPS授时模块，主要是用于解决ARM处理器的时间校验问题。
2 系统主要硬件及接口设计
2.1  AD9248高速模数转换器
    A/D转换器是高速数据采集系统的核心，该芯片采用3.3 V供电。AD9248的2个ADC通道除了共用内部的电压参考源VREF外, 其他基本都是独立的。图2给出AD9248的功能模块和内部结构的介绍。