首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
基于H.264的Exp-Golomb解码器ASIC设计
来源:本站整理  作者:佚名  2011-09-23 10:35:31



码长检测模块

        该模块的主要组成部件是一个16位的首一检测器,其功能是检测出输入序列中第一个1之前连续0的个数。码长(2M+1)的获取只需将首一检测的结果与一个1位进行位拼接即可实现,无需额外电路。另外,考虑到响应速度和路径延时,首一检测器的设计采用分组并行探测方式,其硬件结构如图2所示。输入的16位码流分成4组,每组4位均通过一个4输入与门,得到4位输出信号后送至优先编码器1,从而判断出首1所在区间。同时与门的四个输出还作为选择器MUX的控制信号,片选出存在首1的4位数据,并将其送至优先编码器2,判断出首1的具体位置。最后将两个编码器的输出进行位拼接即可得到首 1前连续O的个数M。

codenum计算模块和句法元素映射模块

        codenum计算模块用于实现公式1的功能,设计中采用一个16位的桶形移位器结合一个16位减法器实现。桶形移位器根据首一检测结果,重新定位码流指针,正确输出码字中[1][INFO]部分,最后将[1][INFO]减去1即可得到codenum值。

        关于句法元素映射模块,由于H.264中定义了四种:Exp-Golomb码,如前文表2所描述,存在四种不同的映射方式,本设计中采用四块组合映射逻辑加一个多选器实现,具体结构如图1右端所示。其中ue直接等于codenum,se与te的映射则分别采用包含二选一电路的简单组合逻辑实现,而me的实现较复杂,需查找H.264标准中定义的运动矢量、量化参数的映射表格,设计中采用ROM结构实现查表。

综合、仿真结果与性能分析

        在上述硬件架构下,使用Verilog HDL进行Exp-Golomb解码器电路设计,并在Xilinx公司的ISE 8.2开发环境下进行了功能验证,选择Virtex 2系列的XC2V250器件。使用Synplify 7.7软件进行逻辑优化与综合,系统时钟频率可达104MHz。ISE完成布局布线后,通过ModelSim 5.8调用JM86生成的测试向量进行后仿真,最后与软件的计算结果相比较,验证了设计的正确性。

        使用Synopsys公司的Design Compiler工具在0.18μm的SIMC CMOS工艺条件下,对RTL代码进行综合优化,时钟频率最高可以达到200MHz。通过设置不同的面积、时序及功耗约束条件,缩短关键路径的延时,综合出等效门数2276门、时钟频率为162MHz的最优设计。在此工作频率下,该Exp-Golomb硬件解码器电路解出一个句法元素只需耗用单个时钟周期,因此本设计可满足H.264高清晰度视频实时解码的要求。

结语

        本文在分析H.264标准中Exp-Golomb解码算法的基础上,提出了一种高效、省面积的Exp-Golomb解码器架构。在Xilinx公司的 ISE 8.2开发环境下使用Virtex 2平台对设计进行了验证,使用Synopsys公司的DC工具在SMIC 0.18μm CMOS工艺条件下,对设计进行了面积和时间的优化,在162MHz时钟频率下工作时,电路等效门数为2276门,达到了预期目标,为下一步工作打下了良好的基础。

上一页  [1] [2] 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)
Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:199,640.60000 毫秒