首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
数字信号在不同时钟域间同步电路的设计
来源:本站整理  作者:佚名  2011-08-23 14:45:56




1.2 锁存反馈法
    锁定反馈法主要解决信号从快时钟域向慢时钟域过渡时,如果信号宽度不满一个慢时钟周期,慢时钟可无法对信号进行正确采样的问题,也可用于处理异步输入信号的同步。如图2所示,同步装置由三级触发器组成,第一级触发器,数据输入端为电源,时钟输入端为控制信号,随后两级触发器由接收方时钟触发。发送方时钟域的控制信号到达后,第一级触发器的输出为高电平,在接收方时钟域对信号进行两级锁存后,若第三级触发器输出为高电平,就将第一级触发器清零。由于二三级触发器的输出延迟一个慢时钟周期,将它们做一个逻辑运算,就可以得到有效一个接收方时钟周期的控制信号。

b.JPG


    图1、图2所示的电路,在接收方的时钟域采用两级触发器,大大增加了同步器的平均失效时间MTF(mean time to failure),MTF的有关计算公式在文献中给出。计算表明,对于大多数的应用,两级锁存器同步失效的概率很小,足以消除可能出现的亚稳态情况。

2 数据通路的同步
    数据在不同时钟域之间的传递,一般不采用上述的同步器,因为多位数据的同时变化会使同步器的采样错误率大大增加。本文采用异步FIFO实现数据通路的同步。
2.1 异步FIFO
    异步FIFO是一种先进先出的电路,发送方时钟域先把数据存储到RAM,稳定后再读取到接受方时钟域,从而实现异步数据的可靠传输。一般由读、写电路和FIFO存储体组成,如图3所示。

c.JPG

上一页  [1] [2] [3]  下一页

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)
Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:16,593.75000 毫秒