在本系统中将AD9857配置为正交工作模式，需要设置的寄存器组共有8个，地址为00h～07h，另外的18个寄存器与该工作模式无关，因而无需设置。串口中一个通信周期最多只能传输4个字节数据，因此，应分两个通信周期完成寄存器组的写入。在两个通信周期中，第一个指令字节和其中四个字节寄存器数据组成第一个通信周期；第二个指令字节和另四个字节寄存器数据组成第二个通信周期。
    内部控制寄存器地址分布范围为00h～19h，其中00h和01h是共用的，可对AD9857的工作模式、高低位顺序、锁相环倍频数、串口工作模式、自动节能、CIC溢出控制处理、PLL锁相环失效处理等运行方式进行设置。从02h～19h共分为4组相同结构的寄存器，每一组长度为6 byt-e，其中有存储DDS的频率控制字、CIC可编程插值滤波器的插值倍数N及输出增益控制。各组的值可以预先设定，在AD9857工作时可以通过直接配置管脚PS0、PSl来选定所需要的功能组，从而达到快速更改工作参数的目的。
    此过程需用到的计算公式有：
    
    本系统参考时钟输入为10 MHz的单端时钟，设置PLL时钟倍数为PLL_MUL=4，则系统时钟为SYSCLK=40 MHz。系统需要并口数据输入速率为PDCLK=1．25 MHz，则根据公式：
   
    其中CIC滤波器的插值倍数为N_CIC=8，AD9857的载波频率为4 MHz，则混频器DDS的输出频率即为fout_DDS=4 MHz，其频率控制字寄存器FTW设置为0x19999999。

3 AD9857的数据传输过程
    在完成初始化后，AD9857即进入正交调制模式。数据通过14位并行口送入。AD9857的数据传输接口如图3所示。

    各引脚功能为：
    DO—D13：数据传输端口，14位并行端口；
    PDCLK：输入数据同步时钟，2．5 MHz，由AD9857提供给FPGA；
    TxENABLE：传输使能信号，当信号为0时，屏蔽输入数据，自动在I／Q通道填0；当信号为1时，接收数据，当第一个上升沿来到时，开始接收数据。
    数据通过14位并行数据接口传输给AD9857，I／Q通道数据交替传输，每两次数据传输匹配为一组合法的I、Q采样数据。两路数据再通过反转CIC插值滤波器，预先补偿CIC滤波器带来的衰减。之后，数据流过插值因子为4的固定内插滤波器和可编程CIC滤波器。其中CIC滤波器的插值率可通过寄存器设定，通常设置为4倍插值，便可经过两级内插滤波器提高信号采样率，同时低通滤波器滤除了因内插而产生的镜像频率。最后信号进入正交调制器，与正交载波信号进行数字混频(DDS)，完成上变频处理。经上变频处理的信号再经过D／A转换，生成模拟中频信号输出。输出的模拟信号通过差分信号IOUT输出，其输出电流范围为0～20 mA。

4 基于AD9857的数字上变频电路设计
    基于AD9857芯片的信号上变频处理模块的主要任务是完成调制信号的上变频、DAC转换、滤波放大和处理，最后将信号经过电力线耦合模
块发射出去。
    该设计中，AD9857外部晶振使用10 MHz，内部经过4倍倍频，工作时钟为40 MHz。内部可编程CIC内插系统为8，直接数字频率合成器DDS产生4 MHz载波信号。AD9857从FPGA接收IQ两路信号，经过32被内插后，与4MHz载波进行正交调制，之后，在经过D＼A转换将其变为电流信号，最后使用变压器ADTl-l把电流信号转化为电压信号。由于AD9857输出信号存在镜频干扰。可使用模拟带通滤波器进行信号处理，带通滤波器通带频率为3 MHz-5 MHz，通带衰减很小。最后信号经过AD8139进行差分放大，送入电力线耦合模块。

5 结束语
    文中介绍了AD9857数字上变频芯片在电力线通信发射机中的应用，描述了AD9857的工作原理和电路设计。通常在实际应用中AD9857需要在FPGA的配合下使用，其参数配置往往也要根据电力线通信的具体应用进行设计和配置。

上一页  [1] [2]