从时钟节点可以不定期(一般为4～60 s)地向主时钟节点发送延迟请求包(Delay Request)，主时钟节点收到延迟请求包后，立即将接收时间戳打包并返回延迟应答包。当从时钟节点收到延迟应答包后，依据自身发送延迟请求包时间戳和解析延迟应答包时间戳计算网络延迟时间，并用这个差值调整自身时钟，直到与主时钟同步。基于以上方法，可以有效消除主从时钟差异和测控数据在网络中的传输延迟，从而实现分布式网络化测控系统的时钟同步。

2.2  基准时钟信号的分配方式

　　G．8261定义了分组网中的定时同步网元，规定了网络中所容许的最大抖动和漂移值，以及分组网边界与TDM接口时需要达到的抖动和漂移容限的最小值；概述了网元实现同步功能的最小要求；提出了两种基准时钟信号的分配方式——网络同步方式（同步以太网）和基于分组方式，解决了分组网特别是以太网的同步问题。特别指出的是，两种分配方式各有优点，其混合应用将构建既能实现频率同步，又能实现时间同步的下一代同步网。

（1） 网络同步方式（同步以太网）

　　与现在的SONET/SDH链路一样，同步以太网通过OSI七层协议的第一层（即物理层）实现网络同步。同步以太网方式又称“PRC分配方式”（如GPS）或用同步物理层的主从方式。它支持基于网络同步线路码方式的时钟分配，已广泛地运用到同步TMD网中。

　　其特点是：使用以太网物理层；仅能分配同步频率，不能分配同步时间；不会因网络高层产生损伤而受到影响，同步质量好，可靠性高。

（2） 基于分组方式

　　该方式是指定时信息由分组承载，发送专门的时间戳消息，双向传送定时信息的方法可能是NTP或类似的协议。值得注意的是，双向协议还能传送时间信息。

　　其特点是：与物理层无关；能分配同步频率和同步时间；会因电信网的损伤而受到影响，如分组延时抖动。

3  应用实例

3.1  Si5315芯片

　　在实际应用中，采用Silicon Labs公司生产的Si5315芯片。该芯片为一款抖动衰减时钟倍频芯片，采用8 kHz～644.53 MHz的双时钟输入，并且产生2个独立的倍频时钟。在同步方面，主要采用Silicon Labs的第三代DSPLL技术，能够产生任意比率的频率合成以及在高速率下的去抖动。除支持SONET/SDH和以太网时钟外，Si5315还可支持10G线路编码率的同步以太网时钟倍频芯片。

　　具体应用实例如图3所示。本地时钟输入62.5 MHz作为芯片的一路输入，经过Si5315倍频后输出端口一路为125 MHz。将其信号引入以太网设备的CDR模块（数据时钟恢复模块）作为参考时钟。当数据进入CDR后恢复出一个接近62.5 MHz的时钟，再次输入Si5315，经过DPLL锁相达到芯片认为符合要求的时钟后，本地时钟的输入被屏蔽。当网络中所有的设备都完成此项操作后，整个网络的时钟同步完成。在具体的应用中前级的数据时钟往往抖动十分严重，经过Si5315芯片处理后，时钟能恢复得很好，并且所有设备的时钟都保持了一致性。

图3  Si5315同步芯片应用实例

3.2  DP83640芯片

　　IEEE 1588的精密时钟协议（PTP）能够实现高精度的以太网时间同步，但是如果需要达到ns级的时钟同步性能，仅仅通过软件是很难实现的。因为在线路上接收PTP包之后，对它们进行处理的每一种器件都会增加同步误差。DP83640通过在物理层以硬件加软件的方式使得ns级的时钟同步成为可能。

上一页  [1] [2] [3]